PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-221159

(43) Date of publication of application: 29.09.1987

(51)Int.CI.

H01L 29/78 H01L 27/12

(21)Application number: 61-065322

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.03.1986

(72)Inventor: YANAI KENICHI


OURA MICHIYA

(54) FORMATION OF THIN FILM TRANSISTOR MATRIX

(57)Abstract:

PURPOSE: To reduce the short-circuit defects of a transistor and to obtain a highly reliable thin film transistor matrix by a method wherein, before formation of a gate insulating film and an operating semiconductor layer, the substrate provided with a gate and a gate bus line is flattened.

CONSTITUTION: A pattern corresponding to the pattern, which will be turned to a gate electrode, is formed on a conductive film 2 using a resist 3, and besides, a resist mask pattern 5 corresponding to a matrix driving bus line is formed. The conductive film 2, excluding the part where the resist 3 is coated, is directly exposed to an electrolyte, and an Al2O3 oxide film 8 is grown. After a selective oxidation has been performed, the resist 3 mask pattern on a flat glass substrate 1 is exfoliated, silicon nitride is formed as an insulating film 6 and hydrogenated, silicon nitride is formed as an insulating film 6 and hydrogenated amorphous silicon is formed as an operating semiconductor layer 7 (active layer) on a gate electrode 4 successively by performing a



plasma CVD (chemical vapor deposition) method, and the source electrode 9 and the drain electrode 10, consisting of N-type hydrogenated amorphous silicon, titanium Ti and aluminum A1, are formed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Ø日本国特許庁(JP)

40 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-221159

@Int,Cl,⁴

裁別記号

厅内整理番号

母公開 昭和62年(1987)9月29日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

薄膜トランジスタマトリックスの形成方法 ❷発明の名称

> 頤 昭61-65322 00待

頤 昭61(1986)3月24日 砂田

②発 明 者

川崎市中原区上小田中1015番地 當土通株式会社内

②発 明 者 大 渡 蓮 也 川崎市中原区上小田中1015番地 富士通株式会社内

富士 通 株式 会 社 川崎市中原区上小田中1015番地 少出 類 出金

3代 選 人 弁理士 井桁 貞一

1. 発明の名称

薄膜トランジスタマトリックスの形成方法

2. 特許請求の範囲

(1) 平坦な基板(1)全面に導電膜(2)を形成した後、 前記道鑑膜四上のレジストマスク回により導電膜 必を選択酸化してゲート電極似とゲートパスライ ン50を同時形成する工程と、続いてゲート路縁膜 心及び半退体過性層的を順次形成する工程を含ん でなることを特徴とする施設トランジスタマトリ ックスの形成方法。

② 前項配載の雰電膜図がポリシリコンで形成さ れ選択酸化のレジストマスクロが窒化シリコンで あることを特徴とする特許請求の範囲第四項記載 の弾膜トランジスタマトリックスの形成方法。

CD 源電膜図を選択酸化する工程が陽極酸化もし くは熱酸化の何れかであることを特徴とする特許 龍沢の範囲第印項記載の薄膜トランジスタマトリ ックスの形成方法.

3. 発明の鮮報な説明

(海鹿)

本発明は、平面型の、所謂能動マトリックスパ ネルと呼ばれるパネル塩板に形波される薄膜トラ ンジスタに係り、その意図するところはゲート約 緑膜/動作半導体層の形成前、ゲートとゲートバ スラインが作製された基板を平壌化することによ カトランジスタの短路欠陥を転載し、信頼性の高 い 薄膜トランジスタマトリックスを提供すること である。

(産業上の利用分野)

本発明は平面型ディスプシィパネルに一体的に 組み込む谐膜トランジスタマトリックスの形成方 法に関する。

例えば彼晶ディスプレィパネルなど大面積の姿 示デバイスは、一般的にm×nの格子状配列の画 たせルを形成し、画数セルの駆動を、たがいに直 交するm本およびn本のパスラインを設けて行う マトリックス駆動方式が採られている。

特開昭62-221159 (2)

しかして、マトリック駆動されるそれぞれの個深セルは移セル電極と直結して例えば水森化でモルファスシリコンからなる半導体膜を惰性層とする 開設トランジスタを設けることが一般的におこなわれている。

本発明は、前記譲載トランジスタの形成方法に 低り、特にトランジスタのゲート領縁膜部分の限 差を無くして耐圧性能を向上することにより、安 定なディスプレィパネルを形成することである。

〔従来の技術〕

第3個は、逆スタガード構成になる複製トランジスタの構造と形成プロセスを図示するトランジスタ要部の断菌図である。

周囲のはガラス等の絶縁基板20の表面に導電膜を形成し、譲導電膜を通常のエッチング性あるいはリフトオフ性を用いてゲート電極21が形成された図である。

岡園のはプラズマガス空間内の化学的気相成長法(CVD 法)もしくは然 CVB 法によって前記ゲー

と関語21上に順次、ゲート結構膜22と例えば水素化アモルファスシリコンの半幕体后性層23が連続的に形成された図である。

また周辺(6) は半導体語性面23の上にトランジスクのジース電極24及びドレイン電板25のそれぞれがパターン形成された図である。

しかしながら、陶記の図言方法で形成された解 膜トランジスクのゲート競縁膜22は、下池のゲー ト電板21の度さに該当する電流端部26で及差とな るため、核段密部の結議数27は設質の電気的耐圧 が低下するため問題がある。

(発明が解決しようとする問題点)

確膜トランジスタのゲート機縁膜22における前記 競差部27は平坦部に比べて版内ピンホール等が生じやすく、これにともない短緒欠陥や、電気的耐圧が低下する原因となる。特に大質積のディスプレィパネルでは、マトリックス配置の確膜トランジスタが前記耐圧の低下や短絡欠陥があるとパネル形成の歩奮りが顕著に低下することとなる。

(問題点を解決するための手段)

第1回と第2回は敬配の問題点を解決する本発 別の薄膜トランジスタの形成方法実施例とする新 節閣である。

平坦な基板1金間に導電膜2を形成した後、 削減電膜2上のレジストマスク3により帯電膜2 を選択酸化して、ゲート電極4、及び酸電値4と 同レベルに設ける一方のマトリックス騒動縮とす るバスライン5とを両時形成する工程と、 焼いて ゲート絶縁膜6及び半導体指性層7を順次形式 も工程を含んでマトリックス配列の環膜トランジ スタを形成することとしたものである。

(作 所)

寝眼トランジスタのゲート飽緑膜形成前に行う 前記感覚膜の選択酸化法は、以下実施例に示される関極酸化法にしてもまた無酸化法にしても。 進性の膜厚き維持して膜質を機縁性に替えること から差板の平理性が保持された状態でゲート路縁 膜、及び半単体活性層が積み重ねられ、短緒欠節 のない高い策膜トランジスタマトリックスが形成 されることになる。

(实施例)

以下、第1図と第2図を参照して本発明トランジスタの構成と形成方法の実施例を説明する。

第1 図画は、平坦都設例えばガラス基板1 にアルミニウムA1の運電験2を基板全面に樹丸は落着手段により被覆した断蔵図(図~@)図も断面図)である。

関図向においては先づ、幕電戦2上にゲート電標となるパターンと対路するパターンをレジストの表により形成したものである。但し、図示されないが接いがストパターン形成時、併せてマトリックス駆動パスラインに対するレジストマスクーン5も形成される。かかる基板は、次いで放電解機に接し対一ボン陰極を用いて適宜が分を設定で開係酸化すれば、レジスト3被着の部分を除いた季電膜2は直接電解液にさらされれ100の数化膜が生成される。

特開昭62-221159 (3)

| 同図(0)は前記道択酸化後、蓋板上のレジスト3 | マスクパターンを剝離した図である。図中、8は | 遠電膜2のAl2 03 電解酸化部分である。

同図のは同図いのゲート電振4上に地縁膜6と して窓化シリコン、動作率単体障1 (据性層)と して水素化アモルフェスシリコン、のそれぞれを 順次、プラズマ CVD法によう連続的に成膜したも のである。

更に、例図のは、n型水量化アモルファスシリコン/チタン11/アルミニウム41からなるソース電板 g とドレイン電板10とを形成して縄膜トランジスタが完成した図である。

次に制記電解化成による事電験の選択数化に替わって導電膜の無酸化による本発明の他の実施機 を第2図のブロセスに使って最明する。

第1図と相異する点は、43図の平塩基板1として石英基板を用い、 該基板1全面に被者する導電 戦11としてス型ボリシリコンが使用される。 前紀 石英基板は高温度の酸化プロセスに耐えうる。

また回因にヵ型ポリシリコン準単敗ほに対する

遊択酸化のためのマスク12として窒化シリコンを 用いることである。

四~回図に示す基本的プロセスは第1図と略同じである。即ち、窒化シリコンによるマスク12を制理除去した回は設金のない平坦な益板高が確保されてなり、この上にプラズマ GVU法による、盆化シリコンのゲート語練護6と水素化アモルファスシリコンの動作半導体層7を連続的に浮成する。

(c)~(a)図中の13は前記車電膜11の熱酸化膜であ

次いで、ソース電極9とドレイン電極10を形成 すれば、短齢欠陥が少なく素子耐圧の高い薄膜ト ランジスタマトリックスが形成されることとなる。

(発明の妨果)

以上、詳細に説明したゲート岩線膜の破膜前、 導電機の選択酸化学段を用いてゲート絶縁職とバスラインをパターン形成した本発明の薄膜トラン ジスタマトリックスによれば、短路欠陥の少ない 素子形圧の高い薄膜トランジスタアレイが形成さ

れると共にパネル組立の参留りが向上するため安 低なディスプレィパネルを提供することが出来る。

4. 図面の簡単な説明

第1図は本発明の旗閥トランジスタの形成方法 実施例断面図。

第2図は本乳明の薄膜トランジスタの形成方法 実施網筋両図。

第3回は従来の寡賤トランジスタの構造と形成 プロセス図である。

図中、1は平坦な路板、 2と11は蒸電膜、

3と12はレジストマスク。


4はゲート電極。 5はパスライン。

6 はゲート強経膜、7 は半導体活性層。

8 は関極酸化膜, 13は熱酸化膜, 9 はソース電極, 10 はドレイン電影


T&4.

代理人 弁理士 井 街 貞 一




本発明漁隊.トランシスタ形成方法実施例 図 第 1 図

特開昭62-221159 (4)



本無明薄膜トランシスタ形成す法実施例図 第 2 図



従来トランジスタの構成と形成で口セス 図 第 3 図